課程名稱：數位電路實驗
領域：物聯網小組
師資：范倫達
作者：課程學生
本課程的學生作品《貪食蛇》完整展現了數位電路實驗課程在邏輯設計、硬體架構規劃與系統整合上的學習成果。作品以 Verilog 實作核心遊戲邏輯，並透過 FPGA 與 Vivado 實現能即時互動的遊戲系統。學生自底層架構出發，規劃蛇身資料結構、移動更新機制、隨機食物生成、碰撞判斷與遊戲結束條件等模組，並整合 VGA 顯示、時脈分頻與同步訊號控制，使遊戲畫面能穩定呈現。
在開發過程中，學生深入理解有限狀態機（FSM）的應用，並透過模擬（simulation）與上板除錯（debug）驗證各模組的正確性與時序行為。作品最終在 FPGA 板上順利運行，能即時反應方向鍵控制、更新蛇身位置，並維持畫面刷新與邏輯運算的同步性，顯示出學生在硬體思維、時序電路掌握與模組化設計上的成熟度。
本作品不僅強化學生運用課堂理論解決實際工程問題的能力，更激發其在硬體遊戲設計與 FPGA 應用開發上的興趣，充分體現課程在培養邏輯思維、創新實作與系統整合能力上的教育目標。
